PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-183356

(43) Date of publication of application: 23.07.1993

(51)Int.CI.

H03F 3/343

(21)Application number: 04-018318

(71)Applicant: HITACHI LTD

HITACHI TOBU SEMICONDUCTOR

LTD

(22)Date of filing:

06.01.1992

(72)Inventor: KUDO MASAKI


TANBA HIROKO


(54) BIAS CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To obtain a self-production type bias circuit operated stably regardless of fluctuation of a power supply voltage by delivering an output of a transistor (TR) series circuit to a post-stage circuit through a specific current path.

CONSTITUTION: A desired bias voltage is generated in itself by applying a voltage to a series circuit comprising MOS TRs M1, M2 and the circuit is provided with current paths 11, 12 in which the current changes so as to be inversely proportional to the dispersion in the threshold voltage of the TRs M1, M2. That is, the 1st current path 11 to cancel the effect of the dispersion in the process onto the threshold voltage of the MOS TR M2 and the 2nd current path 12 to cancel the effect of the dispersion in the process onto the threshold voltage of the MOS TR M1 are provided. Then the effect of the process dispersion onto the threshold voltage of the MOS TR series circuit is excluded by the current paths 11, 12. Thus, a bias current depending only on a power supply voltage Vdd is obtained.





(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-183356

(43)公開日 平成5年(1993)7月23日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 F 3/343

A 8124-5 J

審査請求 未請求 請求項の数7(全 10 頁)

(21)出願番号

特願平4-18318

(22)出願日

平成4年(1992)1月6日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233527

日立東部セミコンダクタ株式会社

埼玉県入間郡毛呂山町大字旭台15番地

(72)発明者 工藤 正樹

埼玉県入間郡毛呂山町大字旭台15番地 日

立東部セミコンダクタ株式会社内

(72)発明者 丹場 裕子

東京都青梅市今井2326番地 株式会社日立

製作所デパイス開発センタ内


(74)代理人 弁理士 玉村 静世

(54)【発明の名称】 パイアス回路、及び半導体集積回路

(57)【要約】

【目的】 本発明の目的は、しきい値電圧のばらつきに 拘らず安定動作する自己発生型バイアス回路を提供する ことにある。

【構成】 MOSトランジスタM2のしきい値電圧のプロセスばらつきによる影響をキャンセルするための第1電流経路11と、MOSトランジスタM1のしきい値電圧のプロセスばらつきによる影響をキャンセルするための第2電流経路12とを設け、MOSトランジスタ直列回路のしきい値電圧のプロセスばらつきによる影響を排除する。



10

2

【特許請求の範囲】

【請求項1】 ダイオード接続された複数のトランジスタの直列回路を含み、このトランジスタ直列回路に電源電圧が供給されることにより、所望のバイアス電圧を自己発生するように構成されたバイアス回路において、上記トランジスタのしきい値電圧のばらつきに反比例するように電流が変化される電流経路を設け、上記トランジスタ直列回路の出力をこの電流経路を介して後段回路に伝達するように構成されたことを特徴とするバイアス回路。

【請求項2】 ダイオード接続された第1導電型トランジスタと、ダイオード接続された第2導電型トランジスタとによって上記トランジスタ直列回路が形成されるとき、上記電流経路は、上記第2導電型トランジスタのしきい値電圧のばらつきによる影響をキャンセルするための第1電流経路と、上記第1導電型トランジスタのしきい値電圧のプロセスばらつきによる影響をキャンセルするための第2電流経路とを含む請求項1記載のバイアス回路。

【請求項3】 上記第1電流経路は、ゲート電極が上記第1導電型トランジスタ及び第2導電型トランジスタに結合された第1導電型トランジスタと、この第1導電型トランジスタに直列接続されると共にダイオード接続された第2導電型トランジスタとを含んで成り、上記第2電流経路は、ゲート電極が上記第1電流経路の出力ノードに結合された第2導電型トランジスタと、この第2導電型トランジスタに直列接続されると共にダイオード接続された第1導電型トランジスタとを含んで成る請求項2記載のバイアス回路。

【請求項4】 上記第1導電型トランジスタはPチャンネル型MOSトランジスタとされ、上記第2導電型トランジスタはNチャンネル型MOSトランジスタとされる請求項2又は3記載のバイアス回路。

【請求項5】 導電型が互いに等しい3個のトランジスタをそれぞれダイオード接続すると共にそれらを直列接続して成るトランジスタ直列回路に電源電圧を供給し、このトランジスタ直列回路の中央に位置するトランジスタのドレイン電圧に基づいて出力電圧を得るように構成されたバイアス回路。

【請求項6】 ダイオード接続された複数のトランジスタの直列回路を含み、このトランジスタ直列回路に電源電圧が供給されることにより、所望のバイアス電圧を自己発生するように構成されたバイアス回路において、上記トランジスタのしきい値電圧のばらつき、及び上記電源電圧の変動に反比例する電流経路を設け、上記トランジスタ直列回路の出力をこの電流回路を介して後段回路に伝達するように構成されたことを特徴とするバイアス回路。

【請求項7】 演算増幅器と、この演算増幅器に定電流 を供給するための定電流源とを含み、この定電流源の制 50 御回路として、請求項1,2,3,4,5又は6記載の バイアス回路を適用して成る半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、演算増幅器(オペアンプという)やコンパレータなどのアナログ回路にバイアス電流を与えるためのバイアス回路、さらには自己発生型のバイアス回路の電流変動の低減技術に関し、例えばアナログ・ディジタル混載型の半導体集積回路に適用して有効な技術に関する。

[0002]

【従来の技術】オペアンプやコンパレータなどのアナロ グ回路に供給されるバイアス電流が変化されると、これ に従ってその動作特性もしくは回路特性も変化を受け る。このため、バイアス回路は、電源電圧や内蔵回路素 子のしきい値電圧変動などの影響を実質的に受けないよ うなバイアス電流をアナログ回路に与えることが要求さ れる。例えば、MOS半導体集積回路においてそのよう なバイアス回路は、Nチャンネル型のMOSトランジス タ(ゲート絶縁型電界効果トランジスタ)に印加される 基準電圧レベルによって決定される電流を、カレントミ ラー回路によりダイオード接続された直列2段の相互に しきい値電圧の等しいNチャンネル型ダイオードMOS トランジスタに流し、前段の当該ダイオードMOSトラ ンジスタのドレイン電圧を、Nチャンネル型定電流源M OSトランジスタに印加するようにして当該MOSトラ ンジスタに電流を流すようにしている。この電流値は、 入力MOSトランジスタに対して上記ダイオードMOS トランジスタのサイズを適当に選ぶことにより、実質的 に定電流源MOSトランジスタのサイズと上記基準電圧 レベルによって決定され、電源電圧や内蔵回路素子のし きい値電圧に実質的に依存しないようになる。この定電 流源MOSトランジスタに流れる電流は、カレントミラ ー回路によってアナログ回路の定電流源MOSトランジ スタにバイアス電流を流す。

【0003】ところで、基準電圧(Vref)発生用アンプのバイアス回路のように、基準電圧を供給することができない回路においては、それぞれダイオード接続されたPチャンネル型MOSトランジスタと、Nチャンネル型MOSトランジスタとを直列接続することによって所定のバイアス電圧を自己発生するような回路が適用される。そのような自己発生型のバイアス回路に流れる電流」は、次式で示される。

 $I = \alpha$ (V g s - V t h)² $\Xi \Xi C$

 $\alpha = (\mu \text{ Cox W}) / 2 \text{ L}$

とされる。上式において、Vgsはゲート・ソース間電 圧、VthはMOSトランジスタのしきい値電圧、μは 易動度、CoxはMOSトランジスタのゲート酸化膜容 量、WはMOSトランジスタのチャネル幅、Lはチャネ ル長である。

【0004】尚、アナログ回路のバイアス回路について 記載された文献の例としては特開昭62-68308号 公報がある。

[0005]

【発明が解決しようとする課題】上記従来技術について本発明者が検討したところ、自己発生型のバイアス回路では、バイアス回路の外部からの基準電圧の供給が不要とされる反面、電源電圧Vddの変動や、しきい値電圧Vthのプロセスばらつきなどにより、回路に流れる電流が変動され易く、バイアス電圧発生のための安定動作が困難になるという欠点のあることが見いだされた。そして、バイアス回路におけるこのような問題点が解消されなければ、動作特性の安定化が高い精度で要求されるアナログ回路には、そのようなバイアス回路を到底適用することができず、さらにアナログ・ディジタル混載型の半導体集積回路において電力消費量の大きなアナログ回路部での消費電力の変動が大きくなって当該半導体集積回路全体の動作性能や信頼性を損なう虞のあることが、本発明者によって明かとされた。

【0006】本発明の目的は、電源電圧変動に拘らず安定動作する自己発生型バイアス回路を提供することにある。

【0007】また、本発明の別の目的は、しきい値電圧のプロセスばらつきに拘らず安定動作する自己発生型バイアス回路を提供することにある。

【0008】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0010】すなわち、ダイオード接続された複数のト ランジスタの直列回路に電源電圧が供給されることによ り、所望のバイアス電圧を自己発生するようにバイアス 回路が構成されるとき、上記トランジスタのしきい値電 圧のばらつきに反比例するように電流が変化される電流 経路を設けるものである。また、ダイオード接続された 第1導電型トランジスタと、ダイオード接続された第2 導電型トランジスタとによって上記トランジスタの直列 回路が形成されるとき、上記電流経路は、上記第2導電 型トランジスタのしきい値電圧のばらつきによる影響を キャンセルするための第1電流経路と、上記第1導電型 トランジスタのしきい値電圧のプロセスばらつきによる 影響をキャンセルするための第2電流経路とを含めるこ とができる。さらに具体的な態様では、上記第1電流経 路は、ゲート電極が上記第1導電型トランジスタ及び第 2導電型トランジスタに結合された第1導電型トランジ スタと、この第1導電型トランジスタに直列接続され、

且つダイオード接続された第2導電型トランジスタとを含んで構成することができ、上記第2電流経路は、ゲート電極が上記第1電流経路の出力ノードに結合された第2導電型トランジスタと、この第2導電型トランジスタに直列接続され、且つダイオード接続された第1導電型トランジスタとを含んで構成することができる。

【0011】また、導電型が互いに等しい3個のトランジスタをそれぞれダイオード接続すると共にそれらを直列接続して成るトランジスタ直列回路に電源電圧を供給し、このトランジスタ直列回路の中央に位置するトランジスタのドレイン電圧に基づいて出力電圧を得るようにバイアス回路を構成するものである。

【0012】さらに、ダイオード接続された複数のトランジスタの直列回路を含み、このトランジスタ直列回路に電源電圧が供給されることにより、所望のバイアス電圧を自己発生するように構成されたバイアス回路において、上記トランジスタのしきい値電圧のばらつき、及び上記電源電圧の変動に反比例するように電流が変化される電流経路を設けるものである。

【0013】そして、そのようなバイアス回路を含んで 半導体集積回路を形成するものである。

[0014]

【作用】上記した手段によれば、上記トランジスタのしきい値電圧のばらつきに反比例するように電流が変化される電流経路は、当該トランジスタのしきい値電圧のばらつきに起因する電流変動をキャンセルし、しきい値電圧のプロセスばらつきに拘らず安定動作するように作用する。また、導電型が互いに等しい3個のトランジスタをそれぞれダイオード接続すると共にそれらを直列接続して成るトランジスタ直列回路の中央に位置するトランジスタのドレイン電圧に基づいて出力電圧を得ることは、それに含まれるトランジスタのしきい値電圧のばらつきをキャンセルするように作用する。さらに、上記トランジスタのしきい値電圧のばらつき、及び電源電圧の変動に反比例する電流経路は、当該しきい値電圧のばらつき、及び電源電圧の変動をキャンセルし、安定動作するように作用する。

[0015]

30

【実施例】図5には、本発明の一実施例であるバイアス 回路が適用された半導体集積回路が示される。同図に示 されるバイアス回路1は、特に制限されないが、オペア ンプ2などのアナログ回路にバイアス電流を与えるため のものであり、音声信号をPCM信号に変換するコーダ 部とその逆変換を行うデコーダ部を備えたCODECL SIや、端末からのデータを音声帯域信号に変換したり その逆変換を行ったりするMODEMLSIなどのディ ジタル・アナログ混載型の通信制御用半導体集積回路に 内蔵される。

【0016】図5に示されるオペアンプ2は、相補型MOS(以下CMOSとも記す)回路によって構成されて

4

いる。このオペアンプ2の差動入力段3は、回路の一方 の電源Vddに結合された定電流源としてのPチャンネ ル型定電流源MOSトランジスタM51を介してバイア ス電流が供給されるようになっており、この定電流源M OSトランジスタM51のドレイン電極には差動対を構 成するPチャンネル型入力MOSトランジスタM52, M53のソース電極が共通接続される。これら入力MO SトランジスタM52, M53のドレイン電極には、ソ ース電極が回路の他方の電源Vssに共通接続されたN チャンネル型MOSトランジスタM54, M55のドレ イン電極が結合され、それらMOSトランジスタM5 4, M55のゲート電極と当該MOSトランジスタM5 4のドレイン電極が共通接続されて、それらMOSトラ ンジスタM54、M55は能動負荷としてのカレントミ ラー回路を構成する。MOSトランジスタM51によっ てバイアスされた入力MOSトランジスタM52, M5 3の小信号電流は、カレントミラー負荷を介して単一電 流出力信号として駆動段4へ導かれる。

【0017】駆動段4は、電源Vddにソース電極が結合されたPチャンネル型MOSトランジスタM56と、他方の電源Vssにソース電極が結合されたNチャンネル型MOSトランジスタM57とを直列接続すると共に、周波数補償用の容量素子Ccと抵抗素子Rcとを含んで成り、CMOS反転増幅回路とされ、差動入力段3から入力される電流信号を電圧振幅に変換する。

【0018】図1には上記バイアス回路1の詳細な構成例が示される。

【0019】図5に示される定電流源MOSトランジス タM51、M51にバイアス電圧を与えるためのバイア ス回路1は、ゲート電極とドレイン電極とが結合される 30 ことによって所謂ダイオード接続されたNチャンネル型 MOSトランジスタM10と、Pチャンネル型MOSト ランジスタM9とが、電源VddとVssとの間に直列 接続されて成る出力段13を有し、そのMOSトランジ スタM10がオペアンプ2の定電流源MOSトランジス タM51, M56とカレントミラー回路を構成すること により、そのMOSトランジスタM10に流れる電流 I s 4に対して所定のカレントミラー比で上記オペアンプ 2にバイアス電流を与える。すなわち、MOSトランジ スタM9, M10の直列箇所が出力ノードとされ、この 40 ノード電圧Vgが、上記ペアンプ2のMOSトランジス タM51, M56のゲート電極に印加されることによっ て、当該オペアンプ2のバイアス電流が一定となるよう に制御される。

【0020】以下、上記電流 Is4に対する、電源電圧の変動や、しきい値電圧のプロセスばらつきを実質的にキャンセルするための構成を説明する。

【0021】図1に示されるバイアス回路1は、ダイオード接続されたPチャンネル型MOSトランジスタM1と、ダイオード接続されたNチャンネル型MOSトラン 50

アス電圧を自己発生するための回路とされており、そこに流れる電流 Islは、電源電圧 Vddの変動や、しきい値電圧 Vthのプロセスばらつきなどにより変動され易い。そこで、本実施例では、トランジスタのしきい値電圧のばらつきによる影響を低減するための電流経路を設け、電源電圧 Vddにのみ依存するバイアス電流を得るとなるによるによるがある。

ジスタM2とが直列接続されることによって所定のバイ

設け、電源電圧Vddにのみ依存するハイアス電流を得るようにしている。すなわち、MOSトランジスタM2のしきい値電圧のプロセスばらつきによる影響をキャンセルするための第1電流経路11と、MOSトランジスタM1のしきい値電圧のプロセスばらつきによる影響をキャンセルするための第2電流経路12とを設け、この二つの電流経路によってMOSトランジスタ直列回路の

しきい値電圧のプロセスばらつきによる影響を排除する ようにしている。

にしている。

【0022】上記第1電流経路11は、特に制限されないが、ゲート電極がMOSトランジスタM1, M2に結合されたPチャンネル型MOSトランジスタM3と、このMOSトランジスタM3に直列接続されたNチャンネル型MOSトランジスタM4, M5とによって構成される。MOSトランジスタM3のソース電極は電源Vddに結合される。MOSトランジスタM4, M5はダイオード接続され、このMOSトランジスタM5が低電位側電源VSSに結合される。MOSトランジスタM5が低電位側電源VSSに結合される。MOSトランジスタM3とMOSトランジスタ4との直列接続箇所が、当該第1電流経路11の出力ノードとされ、この出力ノードが、後段に配置されたの第2電流経路12に結合される。この第1電流経路11において、MOSトランジスタM3のソース電流は1s2とされる。

【0023】上記第2電流経路12は、特に制限されないが、電源VSSに結合されたNチャンネル型MOSトランジスタM8と、これに結合されたPチャンネル型MOSトランジスタM6, M7とによって構成される。MOSトランジスタM8のゲート電極は上記第1電流経路11の出力ノードに結合される。上記MOSトランジスタM6, M7はそれぞれダイオード接続され、MOSトランジスタM7とMOSトランジスタM8との直列接続箇所が当該第2電流経路12の出力ノードとされる。この出力ノードは、出力段を形成するMOSトランジスタM9のゲート電極に結合される。

【0024】図1に示されるバイアス回路が、MOSトランジスタM1, M2のしきい値電圧のプロセスばらつきに影響されないことは、次のように証明される。

【0025】先ず、

μ:易動度、

Cox:ゲート酸化膜容量

W:MOSトランジスタのチャネル幅

L:MOSトランジスタのチャネル長

Vgs:MOSトランジスタのゲート・ソース間電圧

o Vth:しきい値電圧

Vthp:Pチャンネル型MOSトランジスタのしきい

Vthn:Nチャンネル型MOSトランジスタのしきい

V d d : 電源電圧

Vgs:MOSトランジスタのゲート・ソース間電圧 のように定義する。MOSトランジスタのソース電流 I sit.

 $I s = (\mu C o x W) (V g s - V t h)^{2}/2 L$ の関係が成立するから、 $\alpha 1 (Vg s 1 - V t h p)^{2} = \alpha 2 (Vg s 2 - V t h n)^{2}$ α 1 (V g s 1 - V t h p) 2 = α 2 (V d d - V g s - V t h n) 2 $V g s l = (\alpha 2)^{1/2} (V d d - V t h n) / {(\alpha l)^{1/2}}$

 $+ (\alpha 2)^{-1/2}$

とされる。また、 $\alpha 1 = \alpha 3$

Is $2 = \alpha 1$ (Vg s1-Vthp)²

となり、①式にVgs1を代入すると、

 $I s 2 = A (V d d - V t h p - V t h n)^{2}$ となる。ここで、

 $A = \alpha \ 1 \cdot \alpha \ 2 / \ \{ \ (\alpha \ 1)^{-1/2} \ + \ (\alpha \ 2)^{-1/2} \ \}$ とし、また、

 $\alpha 4 = \alpha 5$

とすると、MOSトランジスタM6のソース電流 Is3

I s 3= α 8 ((A/ α 4) $^{1/2}$ ×2 (V d d - V t h p) $-\{2(A/\alpha 4)^{1/2}-1\}$ V t h n)² となり、

 $2 (A/\alpha 4)^{1/2} = 1$

とすることによってNチャンネル型MOSトランジスタ M2のしきい値電圧Vthnをキャンセルすることがで きる。さらに、MOSトランジスタM9のソース電流 I s 4は、

 $1 \text{ s } 4 = \alpha 9 \left[2 \left(\frac{\alpha 8}{\alpha 6} \right)^{1/2} \text{ V d d} \right]$ $- \{2 (\alpha 8 / \alpha 6)^{1/2} - 1\} V t h p\}^{2}$ となるから、

 $2 (\alpha 8 / \alpha 6)^{1/2} = 1$

とすることによってPチャンネル型MOSトランジスタ M1のしきい値電圧Vthpをキャンセルすることがで きる。その結果、

 $I s 4 = \alpha 9 - V d d^2$

となり、MOSトランジスタM1, M2のしきい値電圧 のプロセスばらつきの影響がキャンセルされ、電源電圧 にのみ依存するバイアス電流を得ることができる。

【0026】本実施例によれば以下の作用効果を得るこ とができる。

【0027】(1) MOSトランジスタM2のしきい値 電圧のプロセスばらつきによる影響を低減するための第 1電流経路11と、MOSトランジスタM1のしきい値 電圧のプロセスばらつきによる影響を低減するための第 50 と表され、ここで、

 $\alpha = (\mu \text{ C o x W}) / 2 \text{ L}$

とすると、図1に示されるMOSトランジスタM1, M 2の直列回路に流れる電流 I s l は、

 $l s l = \alpha l (V g s l - V t h p)^2$ $= \alpha 2 (V g s 2 - V t h n)^{2}$

とされ、また、

V d d = V g s 1 + V g s 2

+ $(\alpha 2)^{1/2}$ } + { $(\alpha 1)^{1/2}$ V thp} / $(\alpha 1)^{1/2}$

とすると、

.....

2電流経路12とを設け、この二つの電流経路によって MOSトランジスタ直列回路のしきい値電圧のプロセス 20 ばらつきによる影響がキャンセルされ、電源電圧にのみ 依存するバイアス電流を得ることができる。

【0028】(2)上記(1)の作用効果により、その ようなバイアス回路を、差動増幅器における定電流源の 制御回路として適用することにより、半導体集積回路の 品質や信頼性を高めることができる。

【0029】図2には、図5に示されるバイアス回路1 の他の構成例が示される。

【0030】図2において、ダイオード接続されたPチ ャンネル型MOSトランジスタM1と、ダイオード接続 されたNチャンネル型MOSトランジスタM2とが直列 接続されることによって所定のバイアス電圧を自己発生 するための回路が形成される。本実施例では、電源電圧 V d d の変動、MOSトランジスタM2のしきい値電圧 のプロセスばらつきによる影響を低減するための電流経 路21が設けられれる。この電流経路21は、電源電圧 Vddの変動、MOSトランジスタM2のしきい値電圧 のプロセスばらつきに反比例するように電流が変化さ れ、特に制限されないが、ダイオード接続されたPチャ ンネル型MOSトランジスタM3、M4が直列接続さ れ、さらにこのMOSトランジスタM4と、電源Vss との間にNチャンネル型MOSトランジスタM5が配置 されて成る。このMOSトランジスタM5のゲート電極 に、上記MOSトランジスタM1、M2の直列回路によ って分圧された電圧が印加されるようになっている。M OSトランジスタM5のドレインはこの電流経路21の 出力ノードとされ、この出力ノードが、後段の出力段2 2に結合される。この出力段22は、ダイオード接続さ れたPチャンネル型MOSトランジスタM6と、これに 直列接続されたNチャンネル型MOSトランジスタM7 とによって構成される。MOSトランジスタM6, M7

q

のドレイン電極がこの出力段の出力ノードとされ、それが、オペアンプ2におけるMOSトランジスタM51,M56のゲート電極に結合される。そのような回路構成によって、電源電圧Vddの変動、MOSトランジスタM2のしきい値電圧のプロセスばらつきによる影響がキャンセルされるのは、以下のように証明される。

【0031】MOSトランジスタM1のソース電流 Is 1は、上記実施例の場合と同様に、

 $I s l = A (V d d - V t h p - V t h n)^{2}$

 $B = \{\alpha 1 \cdot \alpha 2 / \alpha 3 \{ (\alpha 1)^{1/2} + (\alpha 2)^{1/2} \}^{2} \}^{1/2}$

であるから、

B = 1 / 2

のとき、VddeVthnとをキャンセルすることができる。従って、

I s $3 = \alpha 7 \cdot V t h p^2$

となり、電源電圧Vddの変動、Nチャンネル型MOSトランジスタM2のしきい値電圧Vthnのプロセスばらつきによる影響がキャンセルされ、Pチャンネル型MOSトランジスタのしきい値電圧Vthpにのみ依存するバイアス電流を得ることができる。

【0032】このように、図2に示されるバイアス回路によれば、ダイオード接続されたPチャンネル型MOSトランジスタM3、M4が直列接続され、さらにこのMOSトランジスタM4と、電源Vssとの間にNチャンネル型MOSトランジスタM5が配置されて成る電流経路21を設けたことにより、電源電圧Vddの変動、Nチャンネル型MOSトランジスタM2のしきい値電圧Vthnのプロセスばらつきによる影響が排除され、Pチャンネル型MOSトランジスタのしきい値電圧Vthpにのみ依存するバイアス電流を得ることができるので、そのようなバイアス回路を、差動増幅器における定電流源の制御回路として適用することにより、半導体集積回路の品質や信頼性を高めることができる。

【0033】図3には、図5に示されるバイアス回路1の他の構成例が示される。

【0034】図3に示されるバイアス回路は、特に制限 されないが、ダイオード接続された3個のPチャンネル 型MOSトランジスタM1、M2、M3が電源Vdd、 Vss間に直列接続され、中央のMOSトランジスタM となる。ここで、 $A = \alpha 1 \cdot \alpha 2 / \{ (\alpha 1)^{-1/2} (\alpha 2)^{-1/2} \}^2$ 又は、

 $\alpha 3 = \alpha 4$

とすると、MOSトランジスタM6のソース電流 Is3 は、

10

I s 3= α7 { (1-2B) V d d - (1-2B) V t h n - (2-2A) V t h p} ² となる。

2のドレイン電極が、後段の出力段31を形成するPチャンネル型MOSトランジスタM4のゲート電極に結合される。そしてこのMOSトランジスタM4と電源Vssとの間に、ダイオード接続されたPチャンネル型MOSトランジスタM5が配置され、MOSトランジスタM4、M5のドレイン電極からバイアス回路出力Vgが得られるようになっている。図3に示される回路は、基本的にPチャンネル型MOSトランジスタのみで構成され、しきい値電圧のプロセスばらつきについては、このPチャンネル型MOSトランジスタのみを考えれば良い。ダイオード接続された3個のPチャンネル型MOSトランジスタM1、M2、M3の直列回路は、所定のバイアス電圧を自己発生する機能と共に、Pチャンネル型MOSトランジスタのしきい値電圧のプロセスばらつきをキャンセル機能を有する。そのようなキャンセル機能

【 0 0 3 5 】 M O S トランジスタM 1 、 M 2 、 M 3 の直 列回路に流れる電流 I s l は、

 $I s l = \alpha l (V g s l - V t h p)^2$ $= \alpha 2 (V g s 2 - V t h p)^2$ $= \alpha 3 (V g s 3 - V t h p)^2$ と表され、また、電源電圧V d d は、 V d d = V g s l + V g s 2 + V g s 3 とされる。ここで、 $\alpha l = \alpha 2$

は、次式によって証明される。

 $\alpha 1 = \alpha 2$

とすると、

Vgs1=Vgs2 となるから、

 α 1 (Vgsl-Vthp) $^2 = \alpha$ 3 (Vdd-2Vgsl-Vthp) 2 Vgsl= (Vdd-Vthp) $(\alpha$ 3) $^{1/2} / (\alpha$ 1) $^{1/2} + 2 (\alpha$ 3) $^{1/2}$ +Vthp $(\alpha$ 1) $^{1/2} / (\alpha$ 1) $^{1/2} + 2 (\alpha$ 3) $^{1/2}$

とされる。また、 Vgsl=Vgs4 であるから、MOSトランジスタM4のソース電流 Is 2は、

I s 2= α 4 (V g s 4-V t h p) $^{1/2}$ = α 4 (V g s 1-V t h p) $^{1/2}$ = α 4 [2 (α 3) $^{1/2}$ (V d d-V t h p) / (α 1) $^{1/2}$ + 2 (α 3) $^{1/2}$ + {2 (α 1) $^{1/2}$ / { (α 1) $^{1/2}$ + 2 (α 3) $^{1/2}$ } - 1 } V t h p) 2

とされ、よって、

 $\{2 (\alpha 1)^{1/2} - 2 (\alpha 3)^{1/2}\} / \{(\alpha 1)^{1/2} + 2 (\alpha 3)^{1/2}\} = 1$

のとき、Vthpをキャンセルすることができる。従って、

 $I s 2 = \alpha 4 \cdot V d d / 9$

となり、電源電圧Vddにのみ依存するバイアス電流を 得ることができる。

【0036】このように、図3に示されるバイアス回路によれば、ダイオード接続された3個のPチャンネル型MOSトランジスタM1、M2、M3が電源Vdd、Vss間に直列接続され、中央のMOSトランジスタM2のドレイン電極が、出力段のPチャンネル型MOSトランジスタM4のゲート電極に結合されることによって、Pチャンネル型MOSトランジスタのしきい値電圧のプロセスばらつきをキャンセルすることができ、電源電圧Vddにのみ依存するバイアス電流を得ることができるので、上記実施例と同様に、そのようなバイアス回路を、差動増幅器における定電流源の制御回路として適用することにより、半導体集積回路の品質や信頼性を高めることができる。

【0037】図4には、図5に示されるバイアス回路1の他の構成例が示される。

【0038】図4に示されるバイアス回路は、特に制限されないが、ダイオード接続されたPチャンネル型MO

 $V g s 3 = (\alpha 5 / \alpha 3)^{1/2} \{ (V d d / 2) - V t h p \} + V t h p$

とされる。また、

 $\alpha 3 = \alpha 4$

とすると、MOSトランジスタM6のソース電流Is3 は

 $I s 3 = \alpha 6 (V g s 6 - V t h p)^{2}$

 $= \alpha 6 (2 V g s 3 - V t h p)^{2}$

 $= \alpha 6 ((\alpha 5/\alpha 3)^{1/2} V d d$

+ $\{1-2 (\alpha 5/\alpha 3)^{1/2}\} V t h p]^2$

とされ、従って、

 $(\alpha 5/\alpha 3)^{-1/2} = 1/2$

のとき、Vthpをキャンセルすることができ、出力段 41に流れる電流Is3は、

I s 3= $(\alpha 6 \cdot V d d^2) / 4$

となる。それにより、電源電圧Vddにのみ依存するバイアス電流を得ることができる。このように、図4に示される回路は、Pチャンネル型MOSトランジスタのしきい値電圧のプロセスばらつきによる影響を排除可能とする点で、図3に示される回路と同様であるが、MOSトランジスタM1、M2、M3の3個のMOSトランジスタ直列回路に対して、M1、M2の2個のトランジスタ直列回路とされるので、電源電圧が比較的低い場合でも、図3に示される回路に比して安定動作が可能とされる。

【0040】以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

SトランジスタM1、M2が直列接続され、電源Vdd、Vssに結合される。また、ダイオード接続されたPチャンネル型MOSトランジスタM3、M4が直列接続され、さらにこの直列回路と電源Vssとの間にPチャンネル型MOSトランジスタM5が配置される。そしてこのMOSトランジスタM5のゲート電極が上記MOSトランジスタM2のゲート電極に結合されることによってカレントミラー回路が形成される。MOSトランジスタM4、M5の直列接続箇所が、後段の出力段41を形成するPチャンネル型MOSトランジスタM6のゲート電極に結合される。この出うに構成されたバイアス回路においては、Pチャンネル型MOSトランジスタのしきい値電圧のプロセスばらつきによる影響を排除することができ、それは、次式によって証明される。

12

【0039】先ず、

 $\alpha 1 = \alpha 2$

とすると、MOSトランジスタM3、M4、M5の直列 回路に流れる電流 Is2は、

is2=α5{(Vdd/2)-Vthp}² と表され、よって、MOSトランジスタM3のゲートソ ース間電圧Vgs3は、

【0041】例えば、MOSトランジスタ直列回路において、ダイオード接続された素子の数を適宜に変更することができる。

【0042】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるアナログ・ディジタル混載型の通信制御用MOS半導体集積回路に適用した場合について説明したが、本発明はそれに限定されるものではなく、所謂リニアICを用いた通信又は情報用バイポーラアナログLSIやMOSアナログLSIなど、各種LSIに広く適用することができる。 【0043】本発明は、少なくともバイアス電圧を自己

発生することを条件に適用することができる。

[0044]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0045】すなわち、トランジスタのしきい値電圧の ばらつきに反比例するように電流が変化される電流経路 によって、当該トランジスタのしきい値電圧のばらつき に起因する電流変動がキャンセルされることによって、 しきい値電圧のプロセスばらつきに拘らず安定動作が可能とされる。また、導電型が互いに等しい3個のトランジスタをそれぞれダイオード接続すると共にそれらを直 列接続して成るトランジスタ直列回路の中央に位置するトランジスタのドレイン電圧に基づいて出力電圧を得ることにより、それに含まれるトランジスタのしきい値電 圧のばらつきがキャンセルされるので、安定出力を得る

ことができる。さらに、トランジスタのしきい値電圧の ばらつき、及び電源電圧の変動に反比例するように電流 が変化される電流経路を設けることにより、当該しきい 値電圧のばらつき、及び電源電圧の変動がキャンセルさ れ、安定動作が可能とされる。それにより、動作特性の 安定化が高い精度で要求されるアナログ回路に好適バイ アス回路を提供することができる。

【図面の簡単な説明】

【図1】本発明の一実施例にかかるバイアス回路の電気 結線図である。

【図2】本発明の他の実施例にかかるバイアス回路の電 気結線図である。

【図3】本発明の他の実施例にかかるバイアス回路の電 気結線図である。


【図4】本発明の他の実施例にかかるバイアス回路の電 気結線図である。

【図5】上記バイアス回路が適用される半導体集積回路 の電気結線図である。


【符号の説明】

- 1 バイアス回路
- 2 オペアンプ
- 3 差動入力段
- 4 駆動段
- 11 電流経路
- 12 電流経路
- 13 出力段
- 21 電流経路
- 22 出力段
 - 31 出力段
 - 4 1 出力段
 - M1乃至M10 MOSトランジスタ
 - M51乃至M57 MOSトランジスタ
 - Vdd 高電位側電源
 - Vss 低電位側電源
 - IS1乃至 IS4 電流


【図1】




【図2】




【図3】



【図4】







PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-097120

(43)Date of publication of application: 09.04.1990

(51)Int.CI.

HO3K 19/0952 HO3K 19/0185

(21)Application number: 63-249564

(71)Applicant : FUJITSU LTD

(22)Date of filing:

03.10.1988 (72)Inventor

(72)Inventor: SHIMIZU HARUO

SUGIZAKI SHIRO


SUYAMA KATSUHIKO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To compensate the level shift variation and prevent the variation in logical threshold of a logic circuit by providing a level converting circuit having a source follower constitution and a second level shifting circuit which is formed in the same process and has the same temperature characteristic as a first level shifting circuit.

CONSTITUTION: A level compensating and converting circuit 5 consisting of a level converting circuit and a second level shifting circuit 4 is provided in the preceding stage of a logic circuit 1. The second level shifting circuit 4 is formed in the same process as the first level shifting circuit and has the same temperature characteristic as this circuit and shifts the level of a fixed bias to supply it to the gate of a current source FET having the source follower constitution. The extent of level shift of the second level shifting circuit 4 is varied as the same manner as the variation of the extent of level shift of the first level shifting circuit 2 due to



process and temperature variance. Since the extent of level shift of the second level shifting circuit 4 is inverted by the level converting circuit 3, the variation of the extent of level shift of the circuit 2 is eliminated in a logic circuit 1 following the circuit 2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

⑲ 日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平2-97120

®Int.Cl. 5

識別配号

庁内整理番号

每公開 平成2年(1990)4月9日

H 03 K 19/0952 19/0185

8326-5 J H 03 K 19/094 8326-5 J 19/00

101 B

審査請求 未請求 請求項の数 2 (全6頁)

9発明の名称 半導体集積回路

②特 顯 昭63-249564

②出 顧 昭63(1988)10月3日

⑫発 明 者 清 水 治 夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発 明 者 杉 崎 至 郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑫発 明 者 須 山 勝 彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 伊東 忠彦 外2名

班 欄 密

発明の名称 半導体集積回路

2. 特許請求の範囲

(1) 入力信号をレベルシフトする第1のレベルシフト回路(2)を有する論理回路(1)の半導体集積回路において、

数入力信号のレベル変換を行なうソースフォロ ア構成のレベル変換回路(3)と、

因定パイアスをレベルシフトして 数ソースフォロア構成の電換源 F E T のゲートに供給する 数第 1 のレベルシフト 函路 (2) と同一プロセスで形成され、かつ同一温度特性を持つ第2のレベルシフト 回路 (4) とを有することを特徴とする半導体集路 回路

② 入力値号をレベルシフドする第1のレベルシフト回路(2)を有する論理回路(1)の半導体集積回路において、

該入力信号のレベル変換を行なうソースフォロ ア構成のレベル変換回路(3)と、

鉄レベル変換回路(3)の電流和FETのソースに印加する負電圧を発生するパイアス発生回路(6)と、...

国定パイアスをレベルシフトして数ソースフォロア構成の電波銀FETのゲートに供給する販第1のレベルシフト回路(2)及び該パイアス発生国路(6)と同一プロセスで形成され、かつ同一 温度特性を持つ第3のレベルシフト回路(7)とを有することを特徴とする半導体集積回路。

3. 発明の詳細な説前

[模裝]

入力のレベルシフトを行なう論理阻路を構成した半導 集積回路に関し、

プロセス及び温度変動によるレベルシフト変動 を補償して論理回路の論理関値変動を防止するこ とを目的とし、 入力信号をレベルシフトとする第1のレベルシフト回路を有する論理回路の半導体集積回路において、該入力信号のレベル変換を行なうソースフォロア構成のレベル変換回路と、固定バイアスをレベルシフトして該ソースフォロア構成の電流源FETのゲートに供給する該第1のレベルシフト回路と同一プロセスで形成され、かつ同一温度特性を持つ第2のレベルシフト回路とを有し構成し、

また、数レベル変換回路の電流源FETのソースに印加する負電圧を発生するパイアス発生回路と、固定パイアスをレベルシフトして該ソースでは、ロア構成の電流源FETのゲートに供給する該第1のレベルシフト回路及び該パイアス発生回路と同一プロセスで形成され、かつ同一温度特性を持つ第3のレベルシフト回路とを有し構成する。

[産業上の利用分野]

本発明は半導体集積回路に関し、入力のレベルシフトを行なう論理回路を構成した半導体集積回路に関する。

れを解決することが要認されている。

[従来の技術]

第7図は従来のSDFL論理回路の一例を示す。 同図(A)において増子10に入来する包号はショットキーダイオード11を通してインバータを 構成するディブレッション形ドET12、13の うちFET13のゲートに供給され、ここで反転 されて増子14より出力される。ディブレッショ ン形FET15は電流引き抜き用のブルダウンド ETであり、ショットキーダイオード11と共に レベルシフト四路16を構成している。

従来においては同図(B)に示す如くショット キーダイオード11と直列にショットキーダイオ ードと相補的な温度特性を持たせた往入抵抗17 を挿入している。

[発明が解決しようとする課題]

注入抵抗17はGAAS越板にシリコンを注入 して形成するため、抵抗値及び温度特性を精密に ⁾ ガリウム・ヒ素留界効果トランジスタ

(GaAs FET)を用いたショットキーダイオードFETロジック(SDFL)、ショットキーダイオードレベルシフターキャパシターカップルドFETロジック(SLCF)、FETロジックウイズショットキーダイオードアンドカップリングキャパシター(FLSC)等の論理回路とレベルシフト用の例えばショットキードが設けられ、ディブレッション形FETを用いて論理構成を行なっており、エンハンスメヤトFETを用いた論型回路と比して回路の動作マージン及びFETのスレッショールド電圧のマージンを大きくとれるという利点がある。

しかしながら上記SDFL等の論意回路は入力 都のレベルシフト用のショットキーダイオードが 温度特性を持つため、温度の変動で論理関係が 動し、このため動作マージンが減少するという問題がある。特に集積回路の入力部では、入力信号 がノイズを含んだり、なまったりしているため上 記の動作マージンの減少は大きな問題であり、こ

材御することが困難であり、これらの値はプロセスのパラツキにより変動するのでショットキーダイオード11のプロセス及び温度特性による入力借号のレベルシフト変動を完全に補償できないという問題があった。

本発明は上記の点に描みなされたもので、プロセス及び温度変動によるレベルシフト変数を補償して論理回路の論理関値変動を防止する半導体集積回路を提供することを目的とする。

[課題を解決するための手段]

第1因は本発明回路の原理プロック図を示す。 第1因(A)において、論理回路1は入力信号を レベルシフトする第1のレベルシフト回路2を有 している。

論を回路1の前段にはレベル変換回路3と第2のレベルシフト回路4とからなるレベル補債変換回路5が設けられる。

レベル変換回路3はFETのソースフォロア構成で入力信号 レベル変換を行なう。

(3)

第2のレベルシフト回路4は第1のレベルシフト回路と同一プロセスで形成され、かつ同一温度 特性を持ち、固定パイアスをレベルシフトしてソ ースフォロア構成の電流級FETのゲートに供給 する。

第1図(B)において、論理回路1の前段には レベル変換回路3とパイアス発生回路6と第3の レベルシフト回路7とからなるレベル補償変換回 路8が設けられる。

バイアス発生回路 6 はレベル変換 宮路 3 の 電流 源FETのソースに印加する負電圧を発生する。

第3のレベルシフト回路7は第1のレベルシフト回路2及び該パイアス発生回路6と問ープロセスで形成され、かつ周ー温度特性を持ち、固定パイアスをレベルシフトしてソースフォロア構成の電路銀FETのゲートに供給する。

[作用]

本発明回路は第1図(A)において、第1のレ

の低抗21,22は強圧V_{DD}を分圧して固定パイアスV_Dを発生する。ショットキーダイオード23及びデプレッション形FET24はSDFL 論型母路30のショットキーダイオード11及びFET15と向一構成で第2のレベルシレベルシストはでは、上記固定パイアスV_DをFET26のゲートに供シスプテンジをT25のレベルシフトのようのレベルシフトのようのレベルシフトのようのレベルシフトのようのレベルシフトのようのレベルシフトのようのレベルシフトのようのレベルシフトのようのレベルシフトのようのレベルシフトのようのレベルシストのようを発生している。

デアレッション形FET26.27はソースフォロア構成でレベル変換国路28を構成しており、FET27のゲートに端子29より入来した信号はこのレベル変換回路28を進してSDFL回路30のショットキーダイオード11に供給される。

ここで、ショットキーダイオード11。23夫々によるレベルシフト量はプロセス及び強度変動による変動分 ΔV_S を含みー(V_S :+ ΔV_S)と表わす。このとき、FET26のゲート・ソース

ベルシフト回路2のプロセス及び温度変勢による レベルシフト最の変勢と同様に第2のレベルシフ ト回路4のレベルシフト最が変勢し、後者がレベ ル変換回路3で反転されるために第1のレベルシ フト回路2の後続の論型回路1内部では上記レベ ルシフト量の変動が除去される。

また第1図(8)において、第1のレベルシフト回路2及びパイアス発生回路6のプロセス及び温度 競励によるレベルシフト風の変動と同様に第3のレベルシフト風路7のレベルシフト風が変動し、後者がレベル変換回路3で反転されるために第1のレベルシフト回路2の後続の論型回路1内部では上記レベルシフト量の変動が除去される。

[実施例]

第2図は本発明回路の第1実施例の回路図を示す。周図中、第1図及び第7図と同一部分には同一符号を付し、その説明を省略する。

第2回において、レベル補償変換回路20A内

間電圧 V_{GS1} は $V_{GS1} = V_{GS1} - \Delta V_S$ で扱わされ、 $-\Delta V_S$ の変動分を含んでいる。FET26。27が共に飽和動作をしており、レベルシフト回路11倒への流れる電流を無視できるとすれば、FET26の電圧 $V_{GS1} = V_{GS1} - \Delta V_S$ に応じた電流がそのままFET27のドレイン・ソース間を流れ、FET27のゲート・ソース間電圧 V_{GS2} は $V_{GS2} = V_{GS2} - \Delta V_S$ となる。

従って蝎子 29 の入力に対するFET 27 のレベルシフト量は- V_{GS2} + ΔV_S となり、+ ΔV_S の変勢分を持つ。これによってレベルシフト国路 16 によるレベルシフト 最-(V_S + ΔV_S)の変勢分 ΔV_S が相殺され、FET 13 のゲート電圧はプロセス及び温度変勢によらず一定となる。

これによって、レベル変換補價回路20Aを設けない。合の論理回路30の論理問値が第3図の破線1に示す知き温度特性を持つ場合にもレベル変換補償回路20Aを設けることにより、実験Iに示す如く論理器値の温度変動がなくなる。

(4)

第4回は本発明回路の第2支続例の回路圏を示す。

回図中、レベル変換権機図路20日内のレベル変換回路28のFET26ソースにはパイアス発生回路40が接続されている。パイアス発生回路40はFET26のソースのパイアス電圧をアースレベルより低下させるレベルシフト用のショットキーダイオード41と、電流引き抜きを行なで成されている。

また第3のレベルシフト回路45のショットキーダイオード43はショットキーダイオード11と41の温度特性を補償するために2段級終接にされており、プルダウン用のディブレッション FET44により電流引き抜きが行なわれる。

このようにパイアス発生国路40を設けることにより、端子29に入来する信号の振幅が大であってもFET26,27の燃和助作を保障できる。第5回は本発明回路の第3実施例の回路圏を示す。

ス発生回路60はグランドと電源電圧VEE間に限けられたディブレッションFET61.62で構成されている。この場合にはバイアス発生回路60が温度特性を持たないので、第1実施例と同様に第2のレベルシフト回路25を用い、ここでレベルシフト回路16の温度特性だけ被償する。

なお、ショットキーダイオード11.23. 41.43,53の代りに注入抵抗を用いても良く、更にFET12の代りに注入抵抗を用いても良く、上記実施例に限定されない。

[発明の効果]

上述の知く、本発明の半導体集積回路によれば、 プロセス及び温度変動によるレベルシフト変動を 補償して論理国路の論理関値変動を防止でき、実 用上きわめて有用である。

4. 図面の簡単な説明

第1回は本発明回路の原理アロック図、 第2図、第4因、第5図、第6回夫々は本発明 周囲中、レベル補債変換回路20C内の第3のレベルシフト回路55はショットキーダイオード11の温度特性を補償するためのショットキーダイオード23と、ショットキーダイオード41の温度特性を補償するためのショットキーダイオード53とを維続接続しており、ショットキーダイオーオード23.53夫々にプルダウンFET24.54夫々が設けられている。

これはショットキーダイオード41に茂す電液がショットキーダイオード11に茂す電流より大電液であるので、ショットキーダイオード23.53夫々に流す電流をFET24.54夫々で異ならしめ上記ショットキーダイオード11.41夫々に流す電流と一致させるためである。

これによってレベルシフト補債を換回路 2 0 C によるレベルシフト変動の補償は第2実施例のも のより更に向上する。

第6図は本発明回路の第4実施例の回路図を示す。

阿関中、レベル補償変換回路200内のパイア

回路の各実施例の回路図、

第3因は本発明自路の特性因、 第7因は従来回路を説明するための因である。

図において、


1 は論理國路、


2 は第 1 のレベルシフト回路、 3 はレベル変換回路、 4 は第 2 のレベルシフト回路、 5 . 8 はレベル被債変換回路 6 はパイアス発生回路、


7 は第3 のレベルシフト回路。 を示す。

特開平2-97120 (6)










本於明回路の第4実施例5六寸回路回

第6図



従来回路を設用するための図

第7図